⑩日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 昭61 - 161041

@Int\_Cl\_4

識別記号

庁内整理番号

**匈公開 昭和61年(1986)7月21日** 

H 04 H 5/00

N-7459-5K

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

FMステレオ復調回路

②特 願 昭60-1464

❷出 願 昭60(1985)1月10日

の発明者 鈴

木 雅臣

国立市北1-5-5 くぬぎ荘202

①出 願 人

アキュフェーズ株式会

横浜市緑区新石川2-14-10

社

砂代 理 人 弁理士 垣 内 勇

9 **au** .!

1. 発明の名称

FMステレオ復期回路

2. 特許請求の範囲

F M 変属被が失々入力されるデジタルPLL 四路 及び クロック 発生 回路 と、上記デジタルPLL回路 からの入力信号に対応して出力される 教外デジタルは 5 を入力とし、上記クロック 発生 回路により 交互に動作せしめられる 2 つのレジスタ から出力される デジタル 信号を失々 DA変換する ための D/A コンパーターと を備えていることを特徴とする F M ステレオ 似異 回路。

3. 発明の詳細な説明

「発明の目的」

(産業上の利用分野)

本発明はFMステレオチューナーに用いて放着 なFMステレオ収調回路に関する。

(従来技術)

料知の如く、FM受貸器にはFMステレオ変調

数から振幅成分を取り出すためのFM収割同路やステレオ復調回路が不可欠であり、従来より様々の回路方式が提案されている。

養来のFMステレオ復調回路は第2図に例示する如く、位相比較器20に入力されたFM変周数が電圧制御免扱器21から出力される免疑周被数と比較され、円者の位相差に応じた差包号として低域通過フィルタ22からは復調出力が得られるが、復調出力は増幅器23を軽て上記電圧制御免扱器21の免扱周被数を初御し、閉ループ系が構成されている。

このようにして得られた復選出力は次段のスイッチング回路24に入力され、はスイッチング回路24に入力され、はスイッチング回路24は38KH2 フィルタ25によりFMステレオ食調数中から抽出分離された38KH2 パイロット信号に阿関してスイッチング動作し、復選出力をステレオ信号 (Rch.Lch)に分離するようになっている。(発明が解決しようとする問題点)

ところが、上記した従来のものにおいてはアナ ログ型のPLL (フェーズロックドループ) 回路

Control of the Contro

を使用すると共にアナログ国路役で復興するものであったため、特に中心周波数の設定を厳密にしなければならない等、調整が面倒であり、しかも、温度変化や電源電圧の変動に伴って特性が散始に変化して音質劣化を招来する店があった。 電圧制御発展器の発展周波数と入力電圧との改線性を維持することができないため非磁級でを生じ、更に、アナログ化した復興出力を接段でよっては号に分離するものであるため、5/1 比が劣化し歪も増大するという欠点があった。

本発明は上記した点に鑑みてなされたものであり、その目的は、無調整で所要の特性を得ることができ、しかも温度変化や電観電圧の変勢によって特性が劣化することなく、更に、ステレオ信号に分離する数のS/N 比劣化や歪の増大を防止することができるようにしたFMステレオ復調回路を提供することにある。

「発明の構成」

Alian a

(問題点を解決するための手段)

太岳明に係るFMステレオ復興回路は、FM変

リメント回路 4、人力はりを並列デジタルは号として出力する N 分は為 5、クロック発生器 6 から構成されている。7.8 は夫々レジスタを示し、上記デジタルP L L 回路 1 から出力される並列デジタルを号が入力されるようになっており、夫々のレジスタの後段には夫々 D/A コンバーター10.11 が設けられている。9はクロック発生回路であって、上記 F M ステレオ変調被中のパイロットは号(38 KHZ)に同隣したクロックを出力し、上記レジスタ7.8 を交互に動作せしめるように構成されている。上記した構成においてその動作例をお明するに、

デジタルPLL回路1内のカウンタ3とインクレメントデクリメント回路4とはクロック発生器6からのクロックパルスにより阿期的に動作しており、N分周器5から別途出力される位相信号SとFM変調被との位相が位相比較器2で比較され、次いで両者の差分がカウンタ3において上記条件でカウントされる。カウント信号Cはインクリメントデクリメント回路4で増減され、所定

到被がよっ人力されるデジタルP L L 回路及びクロック発生回路と、上記デジタルP L L 回路から入力信号に対応して出力される並列デジタル信号を入力とし、上記クロック発生回路により交互に動作せしめられる2つレジスタと該2つのレジスタから出力されるデジタル信号を失々DA変換するためのD/A コンパーターとを備えている。

(作用)

デジタルPLL回路から出力される並列デジタル信号が2つのレジスタに夫々入力され、は2つのレジスタを交互に動作せしめることにより左右チャンネルのデジタル信号が得られる。これを後段のD/A コンパーターでAD変換することによりステレオ復興信号が得られる。

#### (実施例)

本免明に係るFMステレオ復興回路の実施例を 第1図に抜づいて説明する。

図中、1はFMステレオ変調波が入力されるデジタルPLL回路であって、実施例では、初段の 位相比較器2、カウンダ3、インクリメントデク

オーダーの信号に変換された後、N分周器5に入力される。上記したレジスタ78個へはFMステレオ変異数の周被数偏移に対応したデジタル信号Dが送出され、一方、上記位相比較器2には使相信号Sが送出される。上記デジタル信号Dはレジスタ7.8に失々ストアされ、クロック発生回路9からクロックパルス(38KB2)に応じて交互にラッチされ、次段のD/Aコンバーター10.11でデジタルーアナログ変換されて左右に分離されたステレオ復興信号(Leb.Rch)となる。

なお、本回路のS/N 比はD/A コンパーター9のピット 数で理論的に決定されるが本角明においては16ピットのものを使用することにより87.8 d B の数値を得た。

・以上述べたように本回路中には低域フィルタや 電圧制御免損器等のアナログ回路は含まれてない から従来のもののような関策は不要であり、生度 性や各類を向上させることができるのは勿論、ス テレオ復調をデジタル回路段で行うものであるか ら、従来の復興回路後段でステレオ復興するもの

## 特開昭61-161041 (3)

とは異なりS/N 比が劣化したり並が増大する底は、ない。なお、上記実施例ではFM製調を例に設明したが、PM獲調も阿様になし得るのは勿論である。

### 「発明の効果」

CN. ..

本角明に係るFMステレオ復類回路によれば、アナログ回路を用いるものではないから、PLLの中心周被数周整等も無周整で正確に設定することができ生産性が良好となる。しかも、温度変化や電観電圧変動の影響も受けないため 安定した性能を維持することができる。さらに、ステレオ復期はデジタル回路段でなされるためS/II 比が劣化したり歪が増大することはなく、分離度も良好となる等の優れた特及がある。

### 4. 図面の簡単な説明

第1図は木発明に係るFMステレオ復調回路の 実施例を示すブロック図、第2図は従来のFMス テレオ復調回路をボすブロック図せある。 1:デジタルPLL回路、2:位相比較器、

3:カウンタ

4:インクリメントデクリメント回路、

5:N 分間23


6: クロック発生器


7,8:レジスタ

9 : クロック発生回路

10,11:D/A コンパーター

特 許 出 顧 人 アキュフェーズ株式会社 代理人 弁理士 垣 内 列





CLIPPEDIMAGE= JP361161041A

PAT-NO: JP361161041A

DOCUMENT-IDENTIFIER: JP 61161041 A TITLE: FM STEREO DEMODULATION CIRCUIT

PUBN-DATE: July 21, 1986

INVENTOR-INFORMATION:

NAME

المناف المناف

SUZUKI, MASAOMI

ASSIGNEE-INFORMATION:

NAME

AKIYUFUEEZU KK

COUNTRY

N/A

APPL-NO: JP60001464

APPL-DATE: January 10, 1985

INT-CL (IPC): H04H005/00

US-CL-CURRENT: 381/3

ABSTRACT:

PURPOSE: To obtain prescribed characteristics without any adjustment by inputting respectively a parallel digital signal outputted from a digital PLL circuit to two registers and operating alternately the two registers to obtain left/right signals.

CONSTITUTION: An FM stereo modulation wave is inputted to a digital PLL circuit
1, a digital signal D corresponding to the frequency shift in the FM stereo modulation wave is transmitted from a 1/N frequency divider of the circuit 1 an a phase signal S is transmitted to a phase comparator 2. The signal D is stored in respectively registers 7, 8 and latched alternately in response to a clock pulse (38kHz) from a clock generating circuit 9, converted into an analog signal by D/A converters 10, 11 to form stereo demodulation signals Lch, Rch

04/23/2002, EAST Version: 1.03.0002

separated to the left and right. Since the circuit requires no adjustment because no analog circuit is included and since the S/N is decided by bit resolution of the D/A converter, a high S/N is attained.

COPYRIGHT: (C)1986, JPO&Japio